# Wisteria/BDEC-01 (Odyssey) における OpenMP によるプログラミング入門(その2)

中島研吾<sup>(a)</sup>, 笠井良浩<sup>(b)</sup>, 坂口吉生<sup>(b)</sup>

(a)東京大学情報基盤センター,(b)富士通株式会社

本稿では,前号(その1)に引き続き,Wisteria/BDEC-01(Odyssey)上での最適化について,説 明する。プログラム類はWisteria/BDEC-01の /work/share/ompw/ompw.tar から取得できる ので,興味ある方は試してみられると良い。

## 1. Odyssey での実行

### (1) A64FX プロセッサ

Odyssey の計算ノードは、A64FX プロセッサであり、図1に示すように48 個のコアから構成 されている。12 コアが CMG(Core Memory Group)を構成しており、各 CMG に HBM2 による 高速メモリ (8GiB)が搭載されている[1]。いわゆる NUMA アーキテクチャであるため、OpenMP による並列化は各 CMG 単位で実施し、OpenMP/MPI ハイブリッド並列プログラミングでは、ノ ード当たり 4 つの MPI プロセスを立ち上げる、ことが推奨されているが、本稿では敢えて、1 ノ ード, 48 コアに対して OpenMP 並列化を適用する。図1に示すように、メモリ、コアの番号は 各 CMG において、CMG#0(メモリ:#4、コア:#12-#23)、CMG#1(メモリ:#5、コア:#24-#35)、 CMG#2(メモリ:#6、コア:#36-#47)、CMG#3(メモリ:#7、コア:#48-#59)



図1 A64FX プロセッサの構成と諸元 [1]

#### (2) C コンパイラ

Odyssey では C コンパイラとして「trad モード」,「clang モード」の2種類がある(表1参照)。 デフォルトは trad モードである。使用する機能や性能によって使いわける必要があるが,本稿の ケースの場合,問題規模が比較的小さい場合は「clang モード」の方が高速であったため,上記 のサンプルプログラムでは基本的に「clang モード」を使用している。後述するように,最適化 を施し,問題規模を大きくした場合には,同等,もしくは「trad モード」の方が高速である場合 もある。

表1 Cコンパイラ:2種類のモード

trad モード	• 「京」および PRIMEHPC FX100 以前のシステム向け富士通コ
(-Nnoclang オプション)	ンパイラをベースとする。
(デフォルト)	• trad モードは、従来の富士通コンパイラとの互換を重視する場
	合に適している。
	• サポートしている仕様は, C89/C99/C11, OpenMP 3.1/OpenMP 4.5
	(一部)
	• オプション省略時 (デフォルト) は,-Nnoclang オプション適用
clang モード	• オープンソースソフトウェアである Clang/LLVM コンパイラを
(-Nclang オプション)	ベースとする。
	• clang モードは, 最新言語仕様を使用したプログラムや, オープ
	ンソースソフトウェアを翻訳する場合に適している。
	• サポートしている仕様は、C89/C99/C11、 OpenMP 4.5/OpenMP
	5.0 (一部)

(3) コンパイル・実行

まず,図1のCMG#0のみ12コアを使ったケースを実行してみよう。詳細は[2]をご覧いた だくとして,ここでは簡単に概要について紹介する。

```
>$ cp /work/share/ompw/ompw.tar .
>$ tar xvf ompw.tar
>$ cd ompw ! (このディレクトリを以下<$0-ompw>と呼ぶ)
>$ module load fj ! (ログインしたら必ずこれをタイプする)
>$ make -f makec ! (Fortan であればmake -f makef)
>$ cd run
"INFUT.DAT", "c12.sh", "f12.sh"を修正する
>$ pjsub c12.sh ! (Fortran であればpsub f12.sh)
```

図2 ファイルのコピー,コンパイル,実行[2]

C 言語の場合, make -f makc-org とすると(2) で述べた「trad」モードになる。コンパイ ルオプションは、下記のようになっている。:

- makec: -Kfast, openmp -Nclang -msve-vector-bits=512
- makec-org:-Kfast,openmp

-msve-vector-bits=512 は, SIMD 長を 512 に固定するオプションである。Fortran では SIMD 長は 512 に固定されているが, clang では可変長 SIMD がデフォルトとなっている。SIMD 長を 512 に固定することによって, PCG 法の計算の大部分を占める行列ベクトル積部が高速化 されたため,本オプションを採用することとしている。

図3は実行制御ファイル<\$O-ompw>/run/INPUT.DATの例である。ここではまず、メッシュ 数=2,097,152(=128<sup>3</sup>)の場合を実施する。

図 4 はジョブスクリプト<\$0-ompw>/run/c12.sh の例である。Fortran 用の<\$0ompw>/run/f12.sh も solc0 が solf0 となっている以外は同様である。NUMA アーキテク チャにおいて, できるだけローカルなメモリを使用して効率良く計算を実行するために [3], numact1 -1 を使用する。また使用する CMG を指定するために-C でコア番号, -m でメモリ番号(図1)を指定することもできるが,結果的に計算時間への影響はほとんどない [2]。環境変数 XOS\_MMM\_L\_PAGING\_POLICY については複数 CMG 対して OpenMP を適用する場合には「demand」を指定することが推奨されている。詳細は [2] を参照されたい。

 128
 128
 NX NY NZ
 !X,Y,Z 方向のメッシュ数

 1.00e-0
 1.00e-00
 1.00e-00
 DX/DY/DZ
 !各メッシュの3辺の長さ

 1.0e-08
 EPSICCG !収束判定値(10<sup>-8</sup>を使用)

図3 メッシュ数=128<sup>3</sup>の場合の実行制御ファイル<**\$0-ompw>/run/INPUT.DAT**の例[2]

#!/bin/sh #PJM -N "c12" !ジョブ名称(省略可) #PJM -L rscgrp=debug-o !実行キュー名(Resource Group) **#PJM -L node=1** !ノード数(原則=1) !スレッド数 (1-48) **#PJM** --omp thread=12 !実行時間 **#PJM -L elapse=00:15:00** !グループ名(財布) #PJM -q qxYZ #₽JM -j #PJM -e err !エラー出力ファイル #PJM -o c12.1st !標準出力ファイル module load fj export OMP NUM THREADS=12 !スレッド数 (--omp thread=XX と同じ数) export XOS MMM L PAGING POLICY=demand:demand:demand numactl -1 ./solc0 numactl -C 12-23 -m 4 ./solc0

図4 12 コア・1-CMGを使用する場合のジョブスクリプト<\$O-ompw>/run/c12.shの例[2]

また, solver\_PCG.cのインタフェースが, [4] のコードと比べて若干変更となっている。図5 が変更を施した冒頭部で, 配列 W へのアクセス効率向上のために, 配列 W に対して連続領域を 確保するように変更した。また係数行列に関連したポインタに restrict 型修飾子を適用すること によって, 最適化の促進を図っている。

```
#include <stdio.h>
#include <stdlib.h>
#include <string.h>
#include <errno.h>
#include <math.h>
#include <omp.h>
#include "solver PCG.h"
extern int
solve PCG(int N, int *restrict indexLU, int *restrict itemLU,
        double *restrict D, double *restrict B, double *restrict X,
        double *restrict AMAT, double EPS, int *restrict ITR, int *restrict IER)
ł
      double VAL, BNRM2, WVAL, SW, RHO, BETA, RHO1, C1, DNRM2, ALPHA, ERR;
      double Stime, Etime;
      int i, j, ic, ip, L, ip1, N3;
double (*restrict W) [N] = (double (*) [N])malloc(4*sizeof(double[N]));
      if(W == NULL) {
             fprintf(stderr, "Error: %s¥n", strerror(errno));
      return -1;
```

図 5 solver\_PCG.c の変更部分,係数行列に関連したポインタに restrict 型修飾子の適用と, 配列 W に対して連続領域の確保

#### (4) 実行例

表2は、図3に示すNX=NY=NZ=128の場合にコア数(スレッド数)を1から12まで変化させた場合のPCG法ソルバーの計算時間,並列化効率の値を示す。計算を5回実行して、最速時間を採用している(以下同様に測定している)。コア数(スレッド数)を増加させると、計算粒度(Granularity)の低下、メモリの実行性能が飽和するため、効率は低下するが、12コア使用時に75%程度の並列化効率が達成されている。

Thread #	sec	Speed-up	Parallel Efficiency (%)
1	50.27	1.00	100.00
2	25.24	1.99	99.60
4	12.98	3.87	96.86
6	9.24	5.44	90.73
8	7.27	6.92	86.50
12	5.27	9.54	79.49
		/	

表 2 PCG 法ソルバーの計算時間 (NX=NY=NZ=128) (1~12 コア) (Fortran)

表 3 PCG 法ソルバーの計算時間 (NX=NY=NZ=128) (12~48 コア) (Fortran)

Thread #	sec	Speed-up	Parallel Efficiency (%)	
12	5.27	12.00	100.00	
24	2.78	22.72	94.68	
36	1.95	32.49 90.24		
48	1.60	39.54	82.38	

表3はCMGの数を増やして,最大48コアまで使用した場合である。12コア(1-CMG)の場合の計算性能を12.0としてある。48コア使用時の並列化効率は,12コアの場合を基準とすると80%程度となっている。スレッド数を変化させるためには,図4のジョブスクリプトの中の「#PJM --omp thread=XY」の「XY」の値を変化させれば良いが, <\$O-ompw>/run/には,各スレッド数 に対して, cXY.sh, fXY.sh (XY=01,02,04,06,08,12,24,36,48)が用意されている。

#### 2. 複数 CMG での性能向上: First Touch Data Placement

表3に示すように、48 コア、すなわち4-CMGを使用した場合の並列化効率は12 コア、1-CMG の場合を基準とすると80%程度である。これは決して悪い数字とは言えないが、更なる高速化 を試みよう。

NUMA アーキテクチャでは、プログラムにおいて変数や配列を宣言した時点では、物理的メ モリ上に記憶領域は確保されず、ある変数を最初にアクセスしたコア(の属する CMG)のロー カルメモリ上に、その変数の記憶領域(ページ)が確保される [3]。

これを First Touch Data Placement (First Touch) [3] と呼び,配列の初期化手順により得 られる性能が大幅に変化する場合があるため,注意が必要である。例えばある配列を初期化する 場合,特に指定しなければ0番の CMG で初期化が行われるため,記憶領域は0番 CMG のロー カルメモリ上に確保される。したがって,他の CMG でこの配列のデータをアクセスする場合に は,必ず0番 CMG のメモリにアクセスする必要があるため,高い性能を得ることは困難である。

配列の初期化を、実際の計算の手順にしたがって OpenMP を使って並列に実施すれば、実際に

計算を担当する CMG のメモリにその配列の担当部分の記憶領域が確保され、より効率的に計算 を実施することができる。1-CMG しか使用しない場合はこのような配慮は不要であり、例えば OpenMP/MPI ハイブリッドで 1-CMG 当りに 1 つの MPI プロセスを使用する場合も同様である。

1.で使用したプログラム類は「<\$O-ompw>/src-c0 (実行形式は solc0)」,「<\$O-ompw>/src-f0 (同 solf0)」であるが、ここで述べた「First Touch」を適用したプログラム類は、「<\$O-ompw>/src-f1 (同 solf1)」にある。プログラムの変更箇所は、係数行列を生成する poi\_gen.c, poi\_gen.f である。変更は配列の初期化の部分のみである。

図 6, 図 7 に **src-c0**, **src-f0** との相違点を示す。**src-c1**, **src-f1** では配列初期化部分が 計算実行時と同様に OpenMP によって並列化されている部分のみが異なっている。表 4 に First Touch 適用の効果を示す。48 コアで約 10%の性能改善が得られている。実行にあたっては、**<\$0ompw>/run/**に, **c1\_XY**.**sh**, **f1\_XY**.**sh** (XY=12,24,36,48) が用意されているので、それら を適宜編集して使用すると良い。

	Thread #	sec	Speed-up	Parallel Efficiency (%)
src-f0	12	5.27	12.00	100.00
	24	2.78	22.72	94.68
	36	1.95	32.49	90.24
	48	1.60	39.54	82.38
src-f1	12	5.26	12.00	100.00
	24	2.70	23.39	97.45
	36	1.86	33.83	93.96
	48	1.44	43.77	91.18

表 4 PCG 法ソルバー計算時間 (NX=NY=NZ=128) (12~48 コア) (Fortran), First Touch の効果



図 6 First Touch を適用するためのプログラム変更(**<\$O-ompw>/src-c0/poi\_gen.c**, **<\$O-ompw>/src-c1/poi\_gen.c**)



図7 First Touch を適用するためのプログラム変更(<**\$0-ompw>/src-f0/poi\_gen.f**, <**\$0-ompw>/src-f1/poi\_gen.f**)

#### 3. 疎行列格納形式の効果

図 8 は, CG 法で疎行列ベクトル積 *A p= q* の計算を実行している部分で, **<\$0-ompw>/srcc0, src-c1** 及び**<\$0-ompw>/src-f0, src-f1** では, 前号記事でも述べたようにこのように CRS (Compressed Row Storage) 形式 [5] と呼ばれる疎行列格納形式を採用している:



図8 CRS 形式 (Compressed Row Storage) [5] による疎行列格納方法, 疎行列ベクトル積実装, (a) C 言語 (<**\$0-ompw>/src-c0,src-c1**) (b) Fortran (**<\$0-ompw>/src-f0,src-f1**)

疎行列ベクトル積の特徴は、右辺に現れる W[P][itemLU[j]], W(itemLU(k), P)が間接参照を含むため、memory-bound なプロセスとなっていることである。CRS 形式はメモリ、計算量の削減には効果的であるが、メモリアクセス効率は必ずしも良くない。Ellpack-Itpack (ELL)形式[5]は各行における非零非対角成分数は最大非零非対角成分数に固定する方法で(図9)、実際に非零非対角成分が存在しない部分は係数=0として計算する。計算量、必要記憶容量ともにCRS 形式と比較してやや増加するが、高いメモリアクセス効率が得られるため、計算時間としては大幅に短縮できる場合がある[6]。非ゼロ非対角成分が存在しない列に対しては、ダミーの列番号を参照し、係数行列は0として扱う(図9)。



図9 疎行列の格納形式 (a) CRS (Compressed Row Storage), (b) ELL (Ellpack-Itpack) [5]

本稿で扱うアプリケーションは,疎行列の非ゼロ非対角成分の数が最大6であるため,ELL形 式を容易に適用することができる。非ゼロ非対角成分数が行によって大幅に変動する場合は,よ りフレキシブルな Sliced-ELL 形式[7]が使用される場合もある[6]。

図 10 は、図 8 に示す疎行列ベクトル積を ELL 形式で記述したものである。C 言語の場合は、 図 11 に示すような実装が考えられるが、A64FX では非常に計算速度が遅いため、図 10 (a) の ような実装を採用している。Intel Xeon プロセッサでは、図 10 (a) と図 11 の実装は同じ効率が 得られる。ダミー列番号の設定方法等の実装の詳細については、プログラム本体(<\$0ompw>/src-c2(実行形式は solc2), <\$0-ompw>/src-c2(同 solf2))及び講習会資料[2] を参照されたい。



図 10 ELL 形式(Ellpack-Itpack) [5] による疎行列格納方法,疎行列ベクトル積実装,(a) C 言 語(<\$O-ompw>/src-c2)(b)Fortran(<\$O-ompw>/src-f2)



図 11 ELL 形式 (Ellpack-Itpack) [5] による疎行列格納方法, 疎行列ベクトル積実装, 図 8 (a) の拡張としては自然な実装であるが、本稿ではこの方法は採用していない

## 4. ループオーバーヘッド削減の効果

OpenMP の実行モデルは、fork-join モデル「8]と呼ばれるもので、通常はマスタースレッドに よるシリアル実行であるが、OpenMP 指示文 (directive) によりマルチスレッドが生成し、並列実 行を実施するものである。



図 12 OpenMP の実行モデル: fork-join モデル [8]

共役勾配法の各ステートメントのほとんどは各ベクトルに対するループであり、これまで紹介 したプログラムでは、各ループに OpenMP 指示文を挿入している。図 13 は CG 法の後半部分の 実装例 (CRS 形式) であり、各ループに「#pragma omp parallel for」,「!\$omp parallel do」が挿入されている。「#pragma omp parallel」,「!\$omp parallel」により、図 12 に 示すような fork-join が各ステートメントごとに生じるため、これがオーバーヘッドとなる可能性 がある。本章で紹介する新たな実装(<\$O-ompw>/src-c3(実行形式は solc3), <\$Oompw>/src-c3(同 solc3))は ELL 法による実装(<\$O-ompw>/src-c2, <\$O-ompw>/srcc2) に対して、「#pragma omp parallel」,「!\$omp parallel」の呼び出しを各反復で一回 とし、各ループに対しては「#pragma omp for」,「!\$omp do」を適用するものである(図 14)。



図 13 CG 法の後半部分の実装 (CRS 形式) (a) C 言語 (**<\$0-ompw>/src-c0,src-c1**), (b) Fortran (**<\$0-ompw>/src-f0,src-f1**)

## 5. 計算結果(First-Touch, 行列格納形式, ループオーバーヘッド削減の効果)

3., 4.に示した各実装例については, c2\_48.sh, c3\_48.sh, f2\_48.sh, f3\_48.sh を使用 して実行することができる。これらは, 全て 48 コアを使用した場合であるが, ジョブスクリプ ト内でコア数を変更して実行することも可能である。表 5 に 48 コアを使用した場合の PCG 法の 計算時間を示す。First-Touch の効果は C 言語でより大きい。ループオーバーヘッド削減の効果は Frotran では 5%程度, C 言語 (clang) ではむしろ遅くなっているが, C 言語 (trad) では大きな 効果が認められ, sol-c3 のレベルでは clang と trad の差はほとんど無くなっている。

	Fortran	C (clang)	C (trad)
初期設定(sol-c0, sol-f0)	1.671	1.564	2.354
+First-Touch (sol-c1, sol-f1)	1.480	1.122	1.720
+ELL $(sol-c2, sol-f2)$	0.747	0.809	1.127
+omp-parallel 削減(sol-c3, sol-f3)	0.707	0.834	0.854

表 5 PCG 法ソルバーの計算時間 (sec.) (NX=NY=NZ=128) (48 コア)

(a) (b) ITR= N \*ITR = N;Stime= omp\_get\_wtime() Stime = omp\_get\_wtime(); do L= 1, ITR **!\$omp parallel private(i,k,VAL)** for (L=0; L<(\*ITR); L++) { **#pragma omp parallel private (i, j, VAL) {** <u>I\$omp do</u> do i= 1, N W(i, Z) = W(i, R) ★W(i, DD) enddo #pragma omp for for(i=0; i<N; i++) { \_\_\_\_\_W[Z][i] = W[R][i]+W[DD][i]; RHO= 0.d0 **!\$omp do reduction(+:RHO)** do i= 1. N RHO= RHO + W(i,R)\*W(i,Z) RHO = 0.0; #pragma omp for reduction(+:RHO) for(i=0; i<N; i++) { RHO += W[R][i] \* W[Z][i]; } enddo if (L.eq.1) then \$ do good 2 do i= 1, N W(i,P)= W(i,Z) enddo else BETA= RHO / RHO1 {
 else {
 BETA = RHO / RHO1;
 #pragma omp for
 for(i=0; i<N; i++) {
 W[P][i] = W[Z][i] + BETA \* W[P][i];
 W[P][i];</pre> !\$omp do do i= 1, N W(i,P) = W(i,Z) + BETA\*W(i,P) enddo ł endif } **!\$omp do** do i= 1, N VAL= D(i) ★₩(i, P) do k= indexLU(i-1)+1, indexLU(i) VAL= VAL + AMAT(k) ★₩(itemLU(k), P) ragma omp for for(i=0; i<N; VAL = D[i] #prag for(j=0; j<6; VAL += AMA W[P][iţemLU[6\*i+j]]; ]++) { [[6\*i+i] \* W[Q][i] = VAL; } C1= 0.d0 <u>1\$omp do reduction(+:C1)</u> do i= 1. N C1= C1 + W(i,P)\*W(i,Q) enddo C1 = 0.0; #pragma omp for reduction(+:C1) for(i=0; i<N; i++) { C1 += W[P][i] \* W[Q][i]; ALPHA= RHO / C1 ALPHA = RHO / C1;<u>l\$omp do</u> do i= 1, N X(i) = X(i) + ALPHA \* W(i, P) W(i, R) = W(i, R) − ALPHA \* W(i, Q) enddo #pragma omp for for(i=0: i<N: i++) { X[i] += ALPHA \* W[P][i]; W[R][i] -= ALPHA \* W[0][i]; } DNRM2= 0. d0 DNRM2 = 0.0; #pragma omp for reduction(+:DNRM2) for(i=0; i<N; i++) { DNRM2 += W[R][i];+W[R][i]; <u>I\$omp do reduction (+:DNRM2)</u> do i= 1, N DNRM2= DNRM2 + W(i, R) ★★2 enddo **!\$omp end parallel** ERR = dsqrt(DNRM2/BNRM2)... Ł ERR = sqrt(DNRM2/BNRM2);

図 14 ループオーバーヘッドを削減した実装例 (a) C 言語 (**<\$O-ompw>/src-c3**), (b) Fortran (**<\$O-ompw>/src-f3**)

今回は、Odyssey 上での実行方法、First Touch Data Placement (First Touch)・疎行列格納形式・ル ープオーバーヘッド削減の効果について述べた。次回(恐らく最終回)は更なる最適化,詳細プ ロフィラによる性能測定法について紹介する。

(第3回(7月号)へ続く)

## 参考文献

- Wisteria/BDEC-01(「計算・データ・学習」融合スーパーコンピュータシステム):
   https://www.cc.utokyo.ac.jp/supercomputer/wisteria
- [2] OpenMPによるマルチコア・メニィコア並列プログラミング入門(Wisteria/BDEC-01(Odyssey, A64FX 搭載), <u>http://nkl.cc.u-tokyo.ac.jp/seminars/multicore2021/</u>
- [3] Mattson, T.G., Sanders, B.A., Massingill, B.L., Patterns for Parallel Programming, Software Patterns Series (SPS), Addison-Wesley, 2005
- [4] P3D 関連資料
  - ソースコード等: <u>http://nkl.cc.u-tokyo.ac.jp/files/fvm.tar</u>
  - 解説資料 (Fortran): <u>http://nkl.cc.u-tokyo.ac.jp/seminars/multicore2021/omp-f-01.pdf</u>
  - 解説資料(C): <u>http://nkl.cc.u-tokyo.ac.jp/seminars/multicore2021/omp-c-01.pdf</u>
- [5] Saad, Y.: Iterative Methods for Sparse Linear Systems Second Edition, SIAM, 2003
- [6] Nakajima, K., Optimization of Serial and Parallel Communications for Parallel Geometric Multigrid Method, Proceedings of the 20th IEEE International Conference for Parallel and Distributed Systems (ICPADS 2014) 25-32, Hsin-Chu, Taiwan, 2014
- [7] Monakov, A., Lokhmotov, A., Avetisyan, A., Automatically tuning sparse matrix-vector multiplication for GPU architectures, Lecture Notes in Computer Science 5952, 112-125, 2010
- [8] OpenMPARB (Architecture Review Board) : <u>https://www.openmp.org/</u>